Algoritmo sintetizable en hardware para la detección de parásitos bovinos
Palabras clave:
FPGA, HLS, Procesamiento de imágenesResumen
El sector agropecuario y agroindustrial es el principal generador de divisas en Argentina. En esta industria, un buen control parasitario permite mitigar grandes pérdidas económicas. Para esto, una de las formas de atacar el problema es a través del uso de fármacos en los animales. El análisis parasitario se efectúa enviando muestras a laboratorios veterinarios especializados, motivo por el cual se demora el tratamiento y se generan costos adicionales tanto para el productor como para el veterinario.
Debido a esto resulta valioso automatizar el conteo de huevos de parásitos en bovinos mediante un dispositivo portátil que se pueda trasladar hasta el lugar en donde habitan estos animales para realizar un diagnóstico in situ.
En este trabajo se propone el desarrollo de un algoritmo sintetizable en hardware (IP Core) con FPGA como plataforma destino para el conteo de huevos de parásitos utilizando síntesis de alto nivel. Los resultados demuestran la factibilidad de implementación, obteniendo un 87% de precisión y un 77% de sensibilidad, y operando a una tasa de 45 y 62 cuadros por segundo para los kits comerciales propuestos: PYNQ-Z1 y ULTRA96V2, respectivamente.
Descargas
Publicado
Número
Sección
Licencia
Derechos de autor 2023 Guido Ignacio Rombolá
Esta obra está bajo una licencia internacional Creative Commons Atribución-NoComercial-CompartirIgual 4.0.
Acorde a estos términos, el material se puede compartir (copiar y redistribuir en cualquier medio o formato) y adaptar (remezclar, transformar y crear a partir del material otra obra), siempre que a) se cite la autoría y la fuente original de su publicación (revista y URL de la obra), b) no se use para fines comerciales y c) se mantengan los mismos términos de la licencia.
